(1) Japanese Patent Application Laid-Open No. H8-031769 (1996)

The following is English translation of an extract from the above-identified documents relevant to the present application.

At sputtering to clad metal selectively using a mask, when the aspect ratio of a mask opening is large, the amount of metal cladded on the opening base is reduced. To solve the problem, a collimate sputtering method has been devised. With a collimate sputtering method, by seating a collimator between the target for sputtering and the substrate and uniforming the flight direction of sputtered metal grain, sufficient metal can be cladded onto the opening base with a large aspect ratio.

By cladding metal on a fine opening base by a collimate sputtering method and heating thereof, silicon exposed face which is exposed on the opening base is silicidized, and conductive wiring region can be formed.

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平8-31769

(43)公開日 平成8年(1996)2月2日

(51)Int.Cl. 6 H01L 21/285 C23C 14/34 H01L 21/203	識別記号 S 301 T U 8939-4K S 9545-4M	FI
	(21)出願番号	特願平6-166570
22)出願日	平成6年(1994)7月19日	神奈川県川崎市中原区上小田中1015番地 (72)発明者 高木 英雄 神奈川県川崎市中原区上小田中1015番地
	•	富士通株式会社内 (72)発明者 大田 譲 神奈川県川崎市中原区上小田中1015番地
		富士通株式会社内 (72)発明者 岡崎 圭輔 神奈川県川崎市中原区上小田中1015番地
		富士通株式会社内 (74)代理人 弁理士 井桁 貞一


(54)【発明の名称】半導体装置の製造方法

(57)【要約】

【目的】 サリサイドをコリメータスパッタ法により形成する方法に関し、狭い開口部に低抵抗のシリサイドを 形成することを目的とする。

【構成】 基板上にシリコン表出面を表出する開口を有するマスクを形成し、次いで基板上にコリメイトスパッタ法を用いて金属を被着した後、加熱して、シリコン表出面にシリサイド層を形成するサリサイドにおいて、金属を、シリサイド層のシート抵抗が金属の被着速度を増加するとき急に低下し始める臨界被着速度より速い被着速度で被着する。

本発明の原理説明図



【特許請求の範囲】

【請求項1】 基板上に、シリコン表出面を表出する開口を有するマスクを形成し、次いで該基板上にコリメイトスパッタ法を用いて金属を被着した後、加熱して、該シリコン表出面に該金属のシリサイド層を形成する工程を有する半導体装置の製造方法において、該金属を、該シリサイド層のシート抵抗が該金属の被着速度を増加するとき急に低下し始める臨界被着速度より速い被着速度で被着することを特徴とする半導体装置の製造方法。

1

【請求項2】 基板上に、シリコン表出面を表出する開 10 口を有するマスクを形成し、次いで該基板上にコリメイトスパッタ法を用いて金属を被着した後、加熱して、該シリコン表出面に該金属のシリサイド層を形成する工程を有する半導体装置の製造方法において、該金属をチタンとし、該金属の被着速度を50nm/分以上とすることを特徴とする半導体装置の製造方法。

【請求項3】 請求項2記載の半導体装置の製造方法において,該金属をチタンに代えてコバルトとし,該金属の被着速度を10m/分以上とすることを特徴とする半導体装置の製造方法。

【請求項4】 請求項1,請求項2又は請求項3記載の 半導体装置の製造方法において,該マスクの少なくとも 1の開口の幅が0.5μm以下であることを特徴とする 半導体装置の製造方法。

【請求項5】 基板上に、互いに0.5μm以下の間隔をおいて設けられた複数のゲート電極と、該ゲート電極側面に形成された絶縁性の側壁と、該ゲート電極の間に形成され、ソース領域又はドレイン領域を構成する高濃度不純物領域と、該高濃度不純物領域の表面に形成されたシリサイド層とを有する半導体装置の製造方法において、該シリサイド層を、該側壁を有する該ゲート電極を該マスクとして請求項4記載の半導体装置の製造方法により形成することを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に関し、特に細線状開口部に低抵抗のシリサイドを、コリメータスパッタ法を用いたサリサイド法により形成する方法に係わる。

【0002】シリコン表出面に高融点金属をスパッタに 40より被着し、その後熱処理してシリコン表出面にシリサイドを形成する方法は、サリサイド法として知られ、半導体装置の配線領域を低抵抗化するために広く用いられている。

【0003】しかし、索子の微細化に伴い、細いシリサイド領域を形成する必要が増加している。このため、狭くかつアスペクト比が大きな開口を有するマスクを用いて、その開口の底に金属を堆積し得るコリメートスパッタ法が必要とされている。

【0004】そこで、コリメートスパッタ法を用いて、

細くかつ低抵抗のシリサイド領域を形成することができるサリサイド法が強く求められている。

[0005]

【従来の技術】 マスクを用いて選択的に金属を被着するスパッタでは、マスク開口のアスペクト比が大きくなると開口底面への金属の被着量が減少する。この問題を解決すべく、コリメートスパッタ法が考案された。コリメートスパッタ法では、例えば特開平5-326426、特開昭63-310965に開示されており、スパッタターゲットと基板との間にコリメータを設けてスパッタされた金属粒子の飛翔方向を揃えることにより、アスペクト比の大きな開口の底面に金属を十分に被着することができる。

【0006】従って、コリメートスパッタ法により細い 開口の底に金属を被着し、これを加熱することで開口底 面に表出するシリコン表出面をシリサイド化し、導電性 の配線領域を形成することができる。以下、かかる従来 の方法を実施例を参照して説明する。

【0007】図4は従来の実施例トランジスタ平面図であり、ソース領域を共有し、ゲート電極が互いに近接して設けられた2つのトランジスタを表している。図4を参照して、2つのゲート電極3が平行に狭い間隔をおいて設けられる。この2つのゲート電極3の間の領域は高濃度不純物領域2であり、ソース領域2aを構成する。2つのゲート電極3の外側は同じく高濃度不純物領域2であり、ドレイン領域2bを構成する。ソース領域2a及びドレイン領域2bにはそれぞれコンタクトホール1が設けられ、配線に接続される。

【0008】かかるトランジスタでは、ソース領域2が細く長いため、ソース抵抗が大きくなり、トランジスタの特性を劣化させる。このため、ソース領域2a、さらにはドレイン領域2bの表面にシリサイド層を形成してソース抵抗、又はドレイン抵抗を低減する方法が採用されている。

【0009】図5は従来の実施例断面工程図であり、図4に示すトランジスタのAB断面を表している。先ず、図5(a)を参照して、シリコン基板10の表面に絶縁性の側壁4を有する2つのポリシリコンゲート電極3を形成する。またゲート電極3をマスクとする、及び側壁4を有するゲート電極3をマスクとするイオン注入により、ソース領域2a及びドレイン領域2bを構成する高濃度不純物領域を形成する。

【0010】次いで、図5(b)を参照して、基板10上全面にコリメータスパッタ法により金属5を被着する。このとき、シリコン基板が表出するソース領域2a及びドレイン領域の表面は、直接この金属5が被着する。

【0011】次いで、熱処理して、シリコン基板10と 金属5とが直接接触するソース領域2a及びドレイン領 50 域の表面に、シリコン基板10と金属5との反応により 生じたシリサイド層 6 を形成する。なお,シリコンゲー ト電極 3 の上面にも同様にシリサイド層 6 a が形成される。

【0012】上述した工程により、ゲート電極3間のソース領域2a表面に導電性のシリサイド層6が形成される。しかし、従来のコリメートスパッタ法を用いたサリサイド法では、ゲート電極3の間隔が狭くなると、即ち一般には、形成すべきシリサイド層6の幅が狭くなると、シリサイド層6のシート抵抗が上昇するという問題があった。

[0013]1

【発明が解決しようとする課題】上述したように,従来のコリメートスパッタ法を用いたサリサイド法によりシリサイド層を形成する半導体装置の製造方法では,シリサイド層の幅が狭いときシート抵抗が大きくなるという問題があった。

【0014】本発明は、コリメートスパッタ法における 金属被着を、速い被着速度で行うことで、狭いシリサイ ド層を形成する場合でもシリサイド層のシート抵抗の上 昇を防止し、細くかつシート抵抗の小さなシリサイド層 をサリサイド法により形成する半導体装置の製造方法を 提供することを目的とする。

[0015]

【課題を解決するための手段】図1は本発明の原理説明 図であり、シリサイド層のシート抵抗とスパッタにおけ る金属被着速度との関係を表している。

【0016】図2は本発明の実施例断面工程図であり、 ソース領域を共有し、ゲート電極が互いに近接して設け られた2つのトランジスタを表している。上述した課題 を解決するための本発明の第一の構成は、図1及び図2 を参照して、基板10上に、シリコン表出面10aを表 出する開口9aを有するマスク9を形成し、次いで該基 板10上にコリメイトスパッタ法を用いて金属5を被着 した後,加熱して, 該シリコン表出面10aに該金属5 のシリサイド層6を形成する工程を有する半導体装置の 製造方法において,該金属5を,該シリサイド層6のシ ート抵抗が該金属5の被着速度を増加するとき急に低下 し始める臨界被着速度より速い被着速度で被着すること を特徴として構成し,及び,第二の構成は,図2を参照 して、基板10上に、シリコン表出面10aを表出する 開口9aを有するマスク9を形成し、次いで該基板10 上にコリメイトスパッタ法を用いて金属5を被着した 後、加熱して、該シリコン表出面10aに該金属5のシ リサイド層6を形成する工程を有する半導体装置の製造 方法において、該金属5をチタンとし、該金属5の被着 速度を50m/分以上とすることを特徴として構成し, 及び、第三の構成は、図2を参照して、第二の構成の半 導体装置の製造方法において, 該金属5をチタンに代え てコバルトとし、該金属5の被着速度を10㎜/分以上 とすることを特徴として構成し、及び、第四の構成は、

図2を参照して、第一、第二又は第三の構成のの半導体装置の製造方法において、該マスク9の少なくとも1の開口9aの幅が0.5μm以下であることを特徴として構成し、及び、第五の構成は、基板10上に、互いに0.5μm以下の間隔をおいて設けられた複数のゲート電極3と、該ゲート電極3側面に形成された絶縁性の側壁4と、該ゲート電極3の間に形成され、ソース領域又はドレイン領域を構成する高濃度不純物領域2と、該高濃度不純物領域2の表面に形成されたシリサイド層6とを有する半導体装置の製造方法において、該シリサイド層6を、該側壁4を有する該ゲート電極3を該マスク9として第四の構成の半導体装置の製造方法により形成することを特徴とする半導体装置の製造方法。

[0017]

【作用】本発明は、図2を参照して、従来、半導体装置の製造工程において通常用いられているサリサイド法、即ち、シリコン表出面10aを表出する関口9aを有するマスク9をスパッタ用マスクとして用い、金属5をコリメイトスパッタ法により堆積した後、加熱して、関口9a底面に表出するシリコン表出面10aに該金属5との反応で生じたシリサイド層6を形成するサリサイド法の改良に関する。

【0018】本発明の発明者は、マスク9の関口9aの 幅が狭い場合について、コリメイトスパッタの被着速度 に臨界速度が存在し、金属5の堆積速度がその臨界速度 を超えると形成されるシリサイド層6のシート抵抗が低 くなることを実験により明らかにした。

【0019】図1は、図4、及び図5に示す従来の実施例において説明した側壁を備えた2つのゲート電極3を有する半導体装置について、コリメイトスパッタ法により金属5を被着するときの被着速度を変えて製造した場合に、2のゲート電極3の間に形成されたシリサイド層6のシート抵抗の変化を測定した結果である。なお、図1は金属5としてチタン(Ti)をコリメイトスパッタした結果である。また、2つのゲート電極3は、2つのゲート電極3の対向面に形成された側壁4の底面間に、0.3 μ mのシリコン表出面10aを表出する距離をおいて設けた。従って、0.3 μ m幅のストライプ状シリサイド層6がゲート電極3の間に形成された。

【0020】図1を参照して、シリサイド層6のシート抵抗は、被着速度が40mm/分以下では略30 Ω / \Box 付近の一定値となる。この値は、幅の広い、例えば0.5 μ m以上の幅のシリサイド層のシート抵抗5 Ω / \Box よりかなり大きい。他方、被着速度が50mm/分以上では、シリサイド層6のシート抵抗は略15 Ω / \Box に低下する。

【0021】この結果は、サリサイド法により形成されるシリサイド層のシート抵抗は、金属をコリメイトスパッタ法により被着するときの被着速度に依存すること、 かつその被着速度には、その速度を超えた場合に階段状

40

にシート抵抗が低下する臨界速度が存在することを明示 している。

[0022] 本発明は、かかる結果に基づき考案され た。本構成では,コリメイトスパッタの金属被着速度 を、上述した臨界速度より高速とする。従って、マスク の開口幅が狭い場合、即ち細いシリサイド層を形成する 場合でも、低抵抗のシリサイド層を形成することができ る。なお、コリメイトスパッタの金属被着速度を大きく するためにプラズマ又は加速粒子の励起エネルギを大き くすることは、シリコン表出面及びその他の表出面にダ 10 メージを与えるおそれがある。従って、被着速度は小さ いことが望ましく、臨界速度を僅か超える速度でなされ ることが好ましい。

【0023】かかる臨界速度は例えば、チタン (Ti) については図1のように略50mm/分,コパルト(C o) については略10m/分である。他の金属,特に高 融点金属についても臨界速度を有するものに本発明を適 用できる。

【0024】さらに、本発明はマスクの開口幅、即ちシ リサイド層の幅が 0.5 μm以下の場合に大きな効果を 20 奏する。即ち,従来の方法では,特にマスクの開口幅が 0. 5以下の場合にシリサイド層のシート抵抗の増加が 大きい。これに対して,本発明を適用した場合は,マス クの開口幅が0.5以下の場合でもシート抵抗の増加は 緩やかだからである。

【0025】本発明の第五の構成は、図2(a)及び (c) を参照して、 0.5μ m以下の間隔をおいて設け、 られたゲート電極3の間にシリサイド層6を形成するエ 程に上述した本発明の方法を適用したものである。

【0026】本構成では、側壁4が設けられたゲート電 30 極3をコリメートスパッタ用のマスクとして利用する。 このゲート電板3の側壁4の間に表出するシリコン表出 面10aは,0.5μm以下の幅のストライプ状をな す。ここに,第一~第四の構成にかかる本発明を適用し て、ゲート電極3間の幅が狭い領域に低抵抗のシリサイ ド層6を形成する。このゲート電極3間の領域は、ソー ス領域2a又はドレイン領域2bとして高濃度不純物領 域2となっている。従って、ゲート電極3間の狭い高濃 度不純物領域2にも低抵抗の導電領域を形成することが できるから、ソース抵抗及びドレイン抵抗が小さなトラ ンジスタを形成することができる。

[0027]

【実施例】本発明の詳細を実施例を参照して説明する。 本実施例は、従来例の説明で既述した図4に示す構造 の、2つのトランジスタからなる半導体索子を含む半導 体装置の製造方法に関する。

【0028】先ず、図2(a)を参照して、シリコン基 板10表面を厚さ300㎜の酸化膜からなる分離帯7に より分離して形成した分離領域上に、厚さ7nmのゲート 酸化膜を設けて、その上に2つのゲート電極3を形成す 50

る。このゲート電極3は、図4を参照して、チャネル形 成部分は、例えば0.45μmの狭い間隔をおいて互い に平行に配置され, 配線部分はソース領域2aのコンタ クトホール11を避けてそのコンタクトホール11の両 側に広がるように配置される。なお、ゲート電極3は、 例えば厚さ0.2µmのポリシリコンで形成することが できる。これらは、通常の半導体装置の製造工程と同じ である。

【0029】次いで、通常の半導体装置の製造と同様 に、図2(a)及び図4を参照して、ゲート電極3をマ スクとし、基板10と反対導電型の不純物を分離領域に イオン注入して、低濃度の浅い不純物領域をゲート電極 3 直下を除く基板 1 0 表面に形成する。

【0030】次いで、基板10上全面に絶縁物を堆積 し、全面を反応性イオンエッチングすることで、絶縁性 の側壁4をゲート電極3の両側壁に形成する。このと き、ゲート電極3の対向面に形成された側壁4の間に、 基板10が表出したシリコン表出面10aが露出され る。

【0031】次いで、ゲート電極3及び側壁4をマスク とし、基板10と反対導電型の不純物を分離領域内にイ オン注入して,高濃度の深い不純物領域をゲート電極3 及び側壁4の直下を除く基板10表面に形成する。高濃 度不純物領域2は、これら低濃度で浅い不純物領域及び 高濃度で深い不純物領域からなり、そのうちの2つのゲ ート電極3に挟まれた領域がソース領域2aとして,2 つのゲート電極3の外側に形成された領域がドレイン領 域2bとして機能する。ついで850℃,10分間の活 性化アニールを行う。

【0032】次いで、希弗酸を用いたエッチング処理に、 より、ソース領域2a及びドレイン領域2bに表出する シリコン表出面10aの表面を清浄する。その後、図2 (b) を参照して、金属5として例えば厚さ30mmのチ タンをコリメイトスパッタにより被着する。堆積条件 は、プラズマガスをAr、スパッタ圧力を0.6 7Pa、 プラズマ励起電力を2.3kWとし、このとき被着速度5 0 mm/分であった。なお、コリメートスパッタ装置は通 常の半導体装置の製造に用いられる良く知られたものを 用いた。

【0033】次いで、窒素雰囲気中で700℃、30秒 間の急速熱処理 (Rapid Thermal Annealing)を行い、シ リコン表出面10aに接触する金属5をシリサイド化し て,図2(c)を参照して,高濃度不純物領域2表面に シリサイド層6を形成する。なお、このときゲート電極 3の上面にもシリサイド層6が形成される。次いで、未 反応の金属5をエッチングにより除去する。エッチング は、チタンについては硝酸水溶液と過酸化水素水との混 合液をエッチャントして行うことができる。その後、再 び窒素雰囲気中で800℃,30秒間の急速熱処理を行

【0034】次いで、図2(d)を参照して、平坦な層間絶縁膜12を堆積し、図4及び図2(d)を参照して、コンタクトホール11をソース領域2a及びドレイン領域2b上の層間絶縁膜12に開口する。ついで、図2(d)を参照して、コンタクトホールを埋め込む配線材料、例えば50nmの窒化チタン上に200nmのタングステンを被着して、パターニングし、ソース領域2a及びドレイン領域2bに接続する配線を形成する。

【0035】図3は本発明の効果説明図であり、シリサイト層のシート抵抗について、本発明を適用した場合と 10 従来の方法による場合とを比較したものである。図3

(a) 中、本発明を適用した場合をイで、従来の方法による場合を口で表した。なお、横軸のゲート間距離とは、本発明の実施例のゲート電極近傍の断面図を表した図3(b)を参照して、平行に配したゲート電極3間相互の距離を表す。従って、そのゲート電極3間に形成されるシリサイド層6の幅は、ゲート間距離より側壁の厚さ分だけ狭い。


【0036】図3(a)を参照して、従来の場合は、イを参照して、ゲート間距離が0.75μm以下では急に 20シート抵抗が増加する。これに対して、本発明による場合は、口を参照して、ゲート間距離が0.5μm以下であっても、ゲート間距離が広いときの略1.5倍にしかシート抵抗は増加しない。従って、本発明によれば、狭いシリサイド層であっても、常に安定して低抵抗のシート抵抗を実現することができる。

[0037]

【発明の効果】上述したように本発明によれば,コリメ

【図1】

本発明の原理説明図



ートスパッタの被着速度が速いサリサイド法を用いてシリサイド層を形成することで、狭いシリサイド層のシート抵抗の上昇を防止することができるから、細くかつシート抵抗の小さなシリサイド層を形成することができる半導体装置の製造方法を提供することができ、半導体素子の性能向上に寄与するところが大きい。

【図面の簡単な説明】

【図1】 本発明の原理説明図

【図2】 本発明の実施例断面工程図

0 【図3】 本発明の効果説明図

【図4】 従来の実施例トランジスタ平面図

【図5】 従来の実施例断面工程図

【符号の説明】

2 高溫度不純物領域

2a ソース領域

2 b ドレイン領域

3 ゲート電極(9 マスク)

4 側壁

5 金属

6, 6a シリサイド層

7 分離帯

8 配線

9 マスク

9 a 開口


10 基板

10a シリコン表出面

11 コンタクトホール


[図4]


従来の実施例トランジスタ 平面図




[図2]

本発明の実施例断面工程図









【図5】

従来の実施例断面工程図





[図3]

本発明の効果説明図

